# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-263700

(43) Date of publication of application: 13.10.1995

(51)Int.CI.

H01L 29/786 H01L 21/336

G02F 1/136 H01L 29/40

(21)Application number : **06-047430** 

(71)Applicant: FUJITSU LTD

(22) Date of filing:

17.03.1994

(72)Inventor: OZAKI KIYOSHI

DEJIMA YOSHIO KATO SHINYA


ISHIWARI HIDETOSHI SHIMADA HIROYUKI INOUE ATSUSHI HIROTA SHIRO

# (54) MANUFACTURE OF THIN FILM TRANSISTOR

# (57) Abstract:

PURPOSE: To restrain irregularity of contact resistance between an Al film and a transparent conducting film, and maintain the contact resistance in a small value, regarding the manufacturing method of a thin film transistor which is used for driving the liquid crystal in a liquid crystal display.

CONSTITUTION: A source/drain electrode 33a of a thin film transistor is formed on a transparent substrate 21. As to at least the upper two layers of the electrode 33a is an Al film 31 and a high melting point metal film 30 in the order from the upper layer. An insulating film 35 is formed so as to cover the electrode 33a. An aperture 36b is formed in the insulating film 35 on the electrode 33a. The uppermost Al film 31 of the electrode 33a is



etched via the aperture 36b, and the high melting point metal film 30 as the substratum is exposed. A transparent conducting film is formed so as to come into contact with the high

Searching PAJ Page 2 of 2

melting point metal film 30 in the aperture 36b.

## **LEGAL STATUS**

[Date of request for examination] 20.04.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3281167

[Date of registration] 22.02.2002

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

### (11)特許出願公開發号

# 特開平7-263700

(43)公開日 平成7年(1995)10月13日


(51) Int.CL <sup>6</sup> H 0 1 L 29/786 21/336	鐵別配号	庁内整理番号	ΡI	技術表示的所
G02P 1/136	500			
H01L 29/40	A			
		9056-4M		29/78 811 P 未請求 菌求項の数9 OL (全 11 頁)
(21)出顧番号	特顯平6-47430		(71)出廢人	
(22)出廢日	平成6年(1994)3月17日			富士遺株式会社 神奈川県川崎市中原区上小田中1015番池
	TM0 47 (1004) 3	A11 E	(72) 発明者	
			1 (10)	神奈川県川崎市中原区上小田中1015番地
				當土過株式会社內
			(72)発明者	
				神奈川県川崎市中原区上小田中1015番地
			(72)発明者	富士
			(12/30974)	神奈川県川崎市中原区上小田中1015番池
				<b>含土</b> 新株式会社内
			(74)代理人	<b>弁理士 岡本 啓三</b>
				最終頁に続く

#### 

### (57)【變約】

【目的】液晶表示装置の液晶駆動に用いられる薄膜トランジスタの製造方法に関し、AI膜と透明導電膜との接触抵抗のばらつきを抑制し、接触抵抗を小さく保持する。

【構成】透明基板21上に形成された薄膜トランジスタのソース/ドレイン電極33aであって、少なくとも上部2層の導電膜が上層から順次A1膜31及び高融点金属膜30となっているソース/ドレイン電極33aを接覆して絶縁膜35を形成する工程と、ソース/ドレイン電極33a上の絶縁膜35に関口36bを形成する工程と、関口36bを介してソース/ドレイン電極33aの最上層のA1膜31をエッチングし、除去して下地の高融点金属膜30を幾曲する工程と、関口36b内の高融点金属膜30を接触して透明導電膜37bを形成する工程とを有する。



(2)

#### 【特許請求の範囲】

【請求項1】 透明基板上に形成された薄膜トランジス タのソース/ドレイン電極であって、少なくとも最上層 の導電膜がA1膜となっている前記ソース/ドレイン電 極を被覆して絶縁膜を形成する工程と、

前記ソース/ドレイン電極上の前記絶縁順に関口を形成 する工程と、

前記開口を介して前記開口内の前記Al膜をエッチング する工程と.

前記開口内の前記ソース/ドレイン電極と接触する透明 10 導電膜を形成する工程とを有する薄膜トランジスタの製 造方法。

【請求項2】 前記ソース/ドレイン電極は前記A!膜 の下に高融点金属膜が形成されており、前記A1膜のエ ッチングにより、下地の前記高融点金属膜を表出するこ とを特徴とする調求項1記載の薄膜トランジスタの製造 方法。

【請求項3】 前記A!購のエッチングをウエットエッ チングにより行い、その後、前記開口の側壁の前記絶縁 て前記開口内の前記絶縁膜の側壁面と前記開口内のA! 膜の側壁面とを合わせることを特徴とする請求項2記載 の薄膜トランジスタの製造方法。

【請求項4】 前記透明墓板上に形成された補助容置の 上部電極であって、少なくとも上部2層の導電膜が上層 から順にAI膜及び高融点金属膜となっている前記上部 電極に対して、前記ソース/ドレイン電極に対する前記 工程を同時に適用し、前記透明導電機により前記上部電 極と前記ソース/ドレイン電極とを接続することを特徴 とする請求項2又は請求項3記載の薄膜トランジスタの 30 いて説明する断面図である。 製造方法。

【請求項5】 前記A!驥のエッチングはA!驥の表層 のエッチングであることを特徴とする請求項1記載の薄 膜トランジスタの製造方法。

【請求項6】 前記絶縁膜に関口を形成する工程の後、 前記開口を被覆して導電膜を形成し、前記導電膜及び前 記開口内の前記A!膜の表層を連続してエッチングする 工程を有する請求項1記載の薄膜トランジスタの製造方

緑膜を形成する工程の後、

前記開口を形成するマスクとして用いた耐エッチング性 膜を残したまま、前記関ロを介して前記関ロ内の前記A !驥の表層をエッチングする工程と、

前記開口を被覆して導弯膜を形成し、続いて、前記耐エ ッチング性膜を除去して前記脚口内に前記導電膜を残す 工程と、

前記開口内の前記導電膜と接触する透明導電膜を形成す る工程とを有する請求項1記載の薄膜トランジスタの製 造方法。

【請求項8】 前記透明基板上に形成された補助容置の 上部電極であって、少なくとも最上層の導電膜がA!膜 となっている前記上部電極に対して、前記ソース/ドレ イン電極に対する前記工程を同時に適用し、前記透明導 電膜により前記上部電極と前記ソース/ドレイン電極と を接続することを特徴とする請求項5、請求項6又は請 求項?記載の薄膜トランジスタの製造方法。

【請求項9】 前記透明導電膜は!TO膜又はZnO膜 であることを特徴とする請求項1,請求項2,請求項 3、請求項4、請求項5、請求項6、請求項7又は請求 項8記載の薄膜トランジスタの製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、薄膜トランジスタの製 造方法に関し、より詳しくは、液晶表示装置の液晶駆動 に用いられる薄膜トランジスタの製造方法に関する。近 年、ラップトップパーソナルコンピュータや壁掛けテレ ビに使用する薄膜トランジスタ (TFT) マトリクス型 カラー液晶パネルの開発や商品化が進められている。T 膜をサイドエッチングし、前記絶縁膜の前記闕口を広げ、20 FTマトリクス型カラー波晶パネルはその表示品質の点 でCRTと代替できることが認められつつあり、今後、 価格、信頼性及び製造歩留り等の更なる向上が望まれて いる。

[0002]

【従来の技術】TFTマトリクス型カラー液晶パネルの 信頼性及び製造歩図り向上のための対策の一つとして、 TFTマトリクスの更なる改良が望まれている。 図9 (a), (b) ~図10はTFTマトリクス型カラー液 晶パネルに用いられるTFTマトリクスの製造方法につ

【0003】図9(a)は、各電極を被覆して層間絶縁 膜が形成された後、これらの電極と画素電極等とを接続 するためのピアホールを形成する前の状態を示す。図で は、特に、ドレイン鑷子部、画素部及びゲート端子部を 示す。画素部では、透明基板1上にゲート電極2と結助 容量の下部電極3が形成され、これら電極2,3を被覆 してゲート絶縁膜5が形成されている。 更に、ゲート電 極2上方にはゲート絶縁膜5を介してTFTが形成さ れ、TFTは最上層部がA1膜となっているソース/ド 【請求項7】 前記ソース/ドレイン電極を彼覆して絶 40 レイン電極6 a 、6 p を有する。また、下部電極3の上 方にはゲート絶縁膜5を介して、最上層部がA1膜とな っている領助容量の上部電極7が形成されている。 更 に、ソース/ドレイン電極6a、6b及び上部電極7を 彼覆して層間絶繰膜9が形成されている。

> 【0004】また、ドレイン鑑子部では、透明基板1上 にゲート絶縁膜5を介して最上層部がA1膜となってい るドレイン端子8が形成されており、ドレイン端子8は 層間絶縁膜9により被覆されている。 更に、ゲート端子 部では、透明基板1上にTiとA1膜の2層の導電膜か 50 ちなるゲート端子4と、これを被覆してゲート絶縁膜5

と層間絶縁膜9が形成されている。

【0005】との後、図9(b)に示すように、レジス トマスクに基づく選択エッチング工程を経て、ドレイン 端子8上の層間絶縁膜9と、画素部のソース電極6a上 の層間絶縁膜9と、上部電極7上の層間絶縁膜9と、ゲ ート端子4上のゲート絶繰膜5及び層間絶縁膜9とにそ れぞれ関口19a. 10b, 19c, 10dを形成する。開口10 a~10dの底部にはそれぞれA!膜が露出している。 【0006】次いで、図10に示すように、各開口10a ~10d を被覆するように透明導電膜を形成した後、パター10 /ドレイン電極に対する前記工程を同時に適用し、前記 ーニングし、画素部のソース電極6 a 及び上部電極7 と 接続して回案電便11)を形成するとともに、ドレイン端 子8及びゲート端子4と接続して引出し電極11a、11c を形成する。これにより TFTが完成する。 [0007]

3

【発明が解決しようとする課題】上記のTFTの製造方 法においては、電極や、電極に接続した配線層の抵抗を 下げるため、A1膜を重ねて形成している。しかし、A !驥上の層間絶繰膜9等に開口10a~10dを形成し、こ の開口10a ~10d を介して画素電極11b や引出し電極11 20 る第1の発明に記載の薄膜トランジスタの製造方法によ a、11cを形成した場合、画素電極11b等とA l 膜との コンタクトがとれにくく、接触抵抗がばらついて大きく なるものがある。これは、A!膜の表面に自然酸化膜が 形成されたため、或いは、開口10a~10dを形成するた めのエッチングの際にエッチング残渣がA!膜の表面に 再付着したためと考えられる。

【0008】このため、液晶を駆動するためTFTを動 作させると、接触抵抗のムラによって、液晶層にかかる 電圧が画案によってばらついたり、低下したりして、-機な色調が得られなかったり、中間調表示の際に点欠陥 30 れ、第8に、前記透明基板上に形成された補助容量の上 が生じたりして表示不良を招く場合がある。本発明は、 係る従来例の問題点に鑑みて創作されたものであり、A !購と透明導電膜との接触抵抗のはらつきを抑制し、接 触抵抗を小さく保持することができる薄膜トランジスタ の製造方法を提供することを目的とするものである。 [0009]

【課題を解決するための手段】上記課題は、第1に、透 明基板上に形成された薄膜トランジスタのソース/ドレ イン電極であって、少なくとも最上層の導電膜がA!膜 となっている前記ソース/ドレイン電極を被覆して絶縁 40 造方法によって達成される。 膜を形成する工程と、前記ソース/ドレイン電極上の前 記絶繰膜に関口を形成する工程と、前記関口を介して前 記開口内の前記A!膜をエッチングする工程と、前記関 口内の前記ソース/ドレイン電極と接触する透明導電膜 を形成する工程とを有する薄膜トランジスタの製造方法 によって達成され、第2に、前記ソース/ドレイン電極 は前記A!膜の下に高融点金属膜が形成されており、前 記A1膜のエッチングにより、下地の前記高融点金属膜 を表出することを特徴とする第1の発明に記載の薄膜ト ランジスタの製造方法によって達成され、第3に「前記」50」がソース電極等の表面から除去されるとともに「透明導

A1 膜のエッチングをウエットエッチングにより行い、 その後、前記開口の側壁の前記絶縁膜をサイドエッチン グし、前記絶縁膜の前記開口を広げて前記開口内の前記 絶縁膜の側壁面と前記開口内のA!膜の側壁面とを合わ せることを特徴とする第2の発明に記載の薄膜トランジ スタの製造方法によって達成され、第4に、前記透明基 板上に形成された補助容量の上部電極であって、少なく とも上部2層の導電膜が上層から順にA!膜及び高融点 金属膜となっている前記上部電極に対して、前記ソース 透明導電膜により前記上部電極と前記ソース/ドレイン 電極とを接続することを特徴とする第2又は第3の発明 に記載の薄膜トランジスタの製造方法によって達成さ れ、第5に、前記A!膜のエッチングはA!膜の表層の エッチングであることを特徴とする第1の発明に記載の 薄膜トランジスタの製造方法によって達成され、第6 に、前記絶縁膜に関口を形成する工程の後、前記開口を **被覆して導電機を形成し、前記導電機及び前記開口内の** 前記A!膜の表層を連続してエッチングする工程を有す って達成され、第7に、前記ソース/ドレイン電極を被 覆して絶縁膜を形成する工程の後、前記開口を形成する マスクとして用いた耐エッチング性膜を残したまま、前 記開口を介して前記開口内の前記A1膜の表層をエッチ ングする工程と、前記開口を被覆して導電膜を形成し、 続いて、前記耐エッチング性膜を除去して前記開口内に 前記導電膜を残す工程と、前記関口内の前記導電機と接 触する透明導電膜を形成する工程とを有する第1の発明 に記載の薄膜トランジスタの製造方法によって達成さ 部電極であって、少なくとも最上層の導電膜がA1膜と なっている前記上部電極に対して、前記ソース/ドレイ ン電極に対する前記工程を同時に適用し、前記透明導電 膜により前記上部電極と前記ソース/ドレイン電極とを 接続することを特徴とする第5, 第6又は第7の発明に 記載の薄膜トランジスタの製造方法によって達成され、 第9に、前記透明導電膜は1丁〇膜又は2m〇膜である ことを特徴とする第1, 第2, 第3, 第4, 第5. 第 6. 第7又は第8の発明に記載の薄膜トランジスタの製

[0010]

【作用】本発明の薄膜トランジスタの製造方法によれ は、上部2層の導電膜が上層から順にA!膜及び高融点 金属膜となっているTFTのソース/ドレイン電極と逐 明導電膜とを接続する前に、最上層のA!膜を除去し、 A 1 膜の下地の高融点金属膜を露出している。

【0011】高融点金属膜はA!膜に比較して透明導電 膜との間で良好なコンタクトが得られることが実験的に 確かめられている。従って、絶縁物等のエッチング残渣 (4)

電膜、例えばITO膜やZnO膜はコンタクト性の良い 高融点金属膜との接続が可能となる。

【0012】ところで、A1膜のエッチング時に高融点 金属膜との選択比をとるためA!膜をウエットエッチン グすることがあるが、この場合、A 1 膜のウエットエッ チングによりA1膜がサイドエッチングされるため、関 口内で段差が生じる。この場合でも、A!膜のウエット エッチング後に、関口の側壁の絶縁膜をサイドエッチン グレ 絶縁膜の開口幅を広げて開口内の絶縁膜の側壁面 内の段差が解消される。このため、開口を被覆して形成 される透明導電膜の断線の危険性が少なくなり、信頼性 の向上及び製造歩図りの向上を図ることができる。

【0013】更に、最上層がA!膜となっているTFT のソース/ドレイン電極と透明導電機とを接続する前に A 1 膜の表層を除去し、或いは導電膜を形成した後導電 膜及びA!膜の表層を連続して除去し、或いはA1膜の 衰暑を除去した後導電膜を形成している。従って、絶縁 物等のエッチング残渣や自然酸化膜がA!膜の表面から 除去され、或いは、透明導電膜との接触面には導電膜、 例えば透明導電機とコンタクト性の良いMo, Ti, T a、Cr膜又はITO膜が露出しているので、透明導電 膜とソース/ドレイン電極の間の接触性が良くなる。

【0014】とれにより、透明導電膜とソース/ドレイ ン電極の間の接触抵抗のばらつきを抑制し、接触抵抗を 小さく保持することができる。

[0015]

#### 【実能例】

### (1) 本発明の第1の実施例

図3は液晶表示パネルの透明基板上にTFTマトリクス が形成された後の全体の構成を示す平面図である。 図3 に示すように、適明なガラス基板上に同じ模成の複数の 画素がマトリクス状に縦方向及び構方向に整然と並んで いる。ここでは、1つの画素とそれに接続するゲート端 子及びドレイン端子について説明する。

【①①16】図3において、37bはITO膜(透明導電 膜)からなる画素電極で、画素電極37bはTFTのソー ス電板(ソース/ドレイン電極)上の2つの関口36b等 を介してソース電極と接続する。23はTFTのゲート 電極と接続するゲートバスラインで、図面上縦方向に並 40 んでいる各画素のTFTのゲート電極がそれぞれ接続さ れている。24はゲートバスライン23と接続するゲー ト端子で、各ゲート蝎子24等毎に一つのゲートバスラ イン23等が接続される。

【りり17】38はTFTのドレイン電極を介してTF Tと接続するドレインバスラインで、図面上橋方向に並 んでいる各画素のTFTのドレイン電極がそれぞれ接続 されている。32はドレインバスライン38と接続する ドレイン鑷子で、各ドレイン鑷子32等毎に一つのドレ インバスライン38等が接続される。34はガラス基板 50 リコン窒化膜をエッチングし、除去してチャネル保護膜

上にゲート絶縁膜を介してドレイン端子32及びソース 電極33a及びドレイン電極33bと同じ材料で、ドレイン 端子32と同時に形成された領助容量の上部電極で、帯 状に、かつゲートバスライン23に並行して形成されて いる。

【10018】この上部電極34の下方には蓄積容量絶縁 膜を介して下部電極が形成されており、上部電極34と 下部電極とが重なっている領域は、上部電極34/蓄積 容量能縁膜/下部穹極からなるコンデンサとして機能す と開口内のA1 膜の側壁面とを合わせているので、関ロ 19 る。また、上部電極34は2つの関口36c等を介して画 素電極370と接続している。なお、画素電極370と不図 示の液晶層を介して対向する不図示のコモン電極とは画 素電極370/液晶層/コモン電極からなる寄生的なコン デンサを構成する。従って、蓄積容量絶縁膜のコンデン サはソース電極338を共通にして液晶層のコンデンサと 並列に入ることになる。これにより、電圧依存性を有す る液晶層のコンデンサの容量の減少を補償し、液晶層へ の印加電圧の変動による色ずれ等が抑制される。

> 【①019】次に、上記図3の下FTマトリックスを作 20 成する、本発明の第1の実施例の製造方法について図1 (a), (b)、図2(a), (b)を参照しながら説 明する。各図面には左からドレイン端子部,画素部,ゲ ート端子部が示される。ドレイン端子部は図3のA-A 級断面図に相当し、画素部のTFT部は図3のB-B線 断面図に相当し、画素部の補助容置部は図3のC-C複 断面図に相当し、ゲート端子部は図3のD-D線断面図 に相当する。

> 【0020】図1(a)に示すように、透明なガラス基 板 (透明基板) 21上に、ゲート電極22と、ゲート電 30 極22と接続するゲートバスライン23と、ゲートバス ライン23と接続するゲート端子24と、補助容量の下 部電極25とを形成する。これらのうちゲート電極22 はTi膜からなり、他はすべてTi膜及びこのTi膜を 被覆するA!膜の2層の導電膜からなる。

【0021】続いて、ゲート電極22、ゲートバスライ ン23、ゲート端子24及び下部電極25を被覆して膜 厚約4000Aのシリコン窒化膜26をプラスマCVD法に より形成する。なお、ゲート電極22上のシリコン窒化 膜26はゲート絶縁膜となり、下部電極25上のシリコ ン窒化膜26は補助容置絶縁膜となる。次いで、機厚約 150 ~500 Aのアモルファスシリコン膜(a - S i 膜; 動作半導体層) 27と膜厚約1200Aのシリコン窒化膜を プラズマCVD法により連続的に形成する。

【0022】次に、回転塗布法により不図示のレジスト 膜を形成した後、露光マスクを用いて選択的に露光し、 現像してゲート電極22の上方に、かつゲート電極22 よりも狭い島状のレジスト膜を残す。次いで、塩素系又 はフッ素系の反応ガスを用いたリアクティブイオンエッ チング (RiE) により、レジスト膜をマスクとしてシ

28を形成する。なお、シリコン窒化膜は緩衝差酸溶液 (BHF) を用いたウエットエッチングにより除去して もよい。

7

【0023】次に、チャネル保護膜28及びa-S!膜 27上にCVD法により膜厚約800人のn'a-Si 膜29を形成した後、スパッタ法により膜厚約800A のTi膜30を形成し、続いて蒸着法等により、Ti膜 30上に膜厚約500AのA!膜31を形成する。次い で、塩素系又はフッ素系の反応ガスを用いたリアクティ ブイオンエッチング(RIE)により、新たに形成され。10、上部電極34及びゲート端子24とITO膜とを接続す た不図示のレジスト膜をマスクとして、AI膜31とT ! 膜30とn'a-S!膜29とa-S!膜27とを連 統的にエッチングし、除去する。

【0024】とれにより、a-S+膜27からなるトラ ンジスタの動作半導体層27a と、動作半導体層27a に接 続されたn'a-S!膜29/T!膜30/A1膜31 からなるソース電極33a及びドレイン電極33bと、a-31からなるドレインバスラインと、a-S! 膜27/ れたドレイン端子32とが形成される。

【0025】次に、ドレイン鑷子32、ドレインバスラ イン、TFT、補助容費の上部電極34を被覆してブラ ズマCVD法により層間絶縁膜としての膜厚約2000Aの シリコン窒化膜(絶縁膜)35を形成する。次いで、図 1 (b) に示すように、不図示のレジストマスクに基づ いてSF。を用いたドライエッチングによりシリコン窒 化購35を選択的にエッチングし、除去して、ドレイン 端子32, TFTのソース電極33a、上部電極34上の シリコン窒化膜35に関口36a~36cを形成するととも。 に、ゲート端子24上のゲート絶縁膜26及びシリコン 窒化膜35に開口36dを形成する。これにより、開口36 a~36cの底部にA!順31が現れ、また関口36dの底 部にゲート端子24のA1膜が現れる。しかし、A1膜 の表面にはエッチング残渣が残る場合があり、また、大 気中に放置するとA!膜の表面には自然に酸化膜が形成 される場合がある。

【0026】とのまま、ITO膜を形成した場合。コン タクトが不十分になる危険性があるので、続いて、図2 A1膜をエッチングする。これにより、関口36a~36c の底部に丁・購30が表出し、また開口36日の底部にゲ ート端子24のT・膜が現れる。このとき、A1膜のエ ッチングとして、塩素系の反応ガスを用いたドライエッ チングを用いるか、或いは加熱した鱗酸を用いたウエッ トエッチングを用いる。

【0027】次いで、膜厚約800人のITO膜又は2 n〇膜(透明導電膜)をスパッタ法により形成する。次 に、図2(1))に示すように、不図示のレジストマスク を形成した後、該レジストマスクに基づいてITO膜又「50」行う。これにより、関口36b,36c内の側壁の層間絶縁

はZn O膜を選択的にエッチングし、開口35a~36dを 介してドレイン端子32と接続するドレイン引出し電極 37a と、ソース電極33a 及び上部電極3 4 と接続する回 素電極370と、ゲート端子24と接続するゲート引出し 電極37cとを形成する。

【0028】以上のように、本発明の第1の実施例に係 るTFTマトリクスの製造方法によれば、図2(a)に 示すように、上部の2層がT!膜30/A!膜31とな っているドレイン蝎子32、TFTのソース電極33a, る前に、A!購31等を除去し、A1購31等の下地の Ti膜30等を露出している。

【0029】Ti膜30等はA!膜31等に比較して! TO購37a~37cとの間で良好なコンタクトが得られる ことが実験的に確かめられている。従って、絶縁物等の エッチング残渣がソース電極338等の表面から除去され るとともに、ITO膜37a~37cはコンタクト性の良い Ti購30等との接続が可能となる。

【0030】これにより、接触抵抗のばらつきを抑制 し、接触抵抗を小さく保持して、画素全体にわたって一 様に液晶層に電圧がかかるようにし、 色調の変調や点欠 陥が生じるのを防止することができる。従って、信頼性 や製造歩図りの向上を図ることができる。

#### (2) 本発明の第2の実施例

本発明の第2の実施例について図4(a)~(c)を容 願しながら説明する。以下、 画素部のみについて説明 し、他の部分については同様なので説明を省略する。

【10031】図2(a)に示す第1の実施例の。開口36 a~36dを介してA!膜3 1等をエッチングし、除去す る工程において、ドライエッチングではA!膜3 1等と A1膜31等の下地のTi膜30等とはエッチングの選 択性がほとんどないため、A!膜31等のエッチングの 終点鏡出が困難になる。従って、特に、オーバエッチン グの危険性が高く、その影響が大きいような場合には、 A1購31をエッチングするため、加熱した燐酸により ウエットエッチングする場合がある。

【0032】この場合、図4(b)に示すように、A! 膜31のサイドエッチングが生じ、層間絶縁膜35の関 □36b、36c帽よりも広くA!膜31が除去されて関□ (a) に示すように、各開口36a~36dを介して底部の 49 36b、36c内の層間絶縁膜35の側壁から層間絶縁膜3 5の下の方までA!膜31の端部側壁が後退する。従っ て、この部分で段差が生じるため、開口36b、36cを被 覆して!TO膜が形成された場合、段差部で!TO膜の 断線が起きやすくなる。

> 【0033】この危険性を回避するため、第2の実施例 では、図4(b)に示すように、ウエットエッチングに より開口36b、36cを介してA!膜3 1をエッチングし た後、CF、+〇、ガスを用いたケミカルドライエッチ ング (CDE) 法により層間絶縁膜35のエッチングを

膜35はサイドエッチングを受けて開口幅が広がり、適 当なエッチング時間の後、開口35e、36f内において既 に層間絶縁膜35の下の方まで後退しているA1膜31 の端部側壁面と層間絶縁膜35の側壁面とが一致するよ うになる。

9

【0034】例えば、膜厚500AのA1膜31をジャ ストエッチングよりも1.5倍程度オーバエッチングし た場合、サイドエッチング量は片側約0.5μmとな る。このとき、CDEを300Wで凡そ30秒行うこと により、層間絶縁膜35の側壁は片側約0.5μm後退 10 b、36cを形成する工程の後、図7(a)に示すよう し、A!膜31の端部側壁面と層間絶縁膜35の側壁面 とがほぼ一致するようになる。

【0035】従って、第2の実施例によれば、開口36 e、36fを被覆して形成される!TO膜の断線の危険性 が少なくなり、信頼性の向上及び製造歩図りの向上を図 ることができる。

#### (3) 本発明の第3~第5の箕施例

本発明の第3~第5の実施例について図5~図8を参照 しながら説明する。第3~第5の実施例では、第1及び 第2の実施例のようにAI膜を全部除去するかわりに、 A 1 膜の表層のみをエッチングする。以下の3つの方法 がある。以下、画素部のみについて説明し、ドレイン雄 子部やゲート端子部については同様なので説明を省略す

#### 【()()36】(A)第3の実施例

図5 (a)~(d)は第3の実施例について示す断面図 である。第1の実施例の図2(a)に示す関口36b, 36 cを形成する工程の後、図5(a)に示すように、関口 36b、36cを形成したときのレジスト膜を除去し、その 後、図5(b)に示すように、Arイオンを用いたドラ イエッチングにより関口36b、35cを介してA1膜3-1 の表層を20~200A程度エッチングする。

【0037】次いで、図5(c)に示すように、全面に 再びITO膜を形成した後、パターニングして画素電極 (透明導電膜) 37b を形成する。以上の工程において、 A1膜31の表層のエッチングと、ITO膜37bの成膜 とは減圧中で連続して行うことが好ましい。これによ り、エッチング後のAI驥の表面に自然酸化膜が再形成 されるのを防止することができるので、 ! TO膜 37 b と A1購31の良好な接触が得られる。

### 【0038】(B)第4の実施例

図6(a)~(c)は第4の箕施例について示す断面図 である。第1の実施例の図2(a)に示す関口36b、36 cを形成する工程の後、図6(a)に示すように、関口 36b、36cを形成したときのレジスト膜を除去し、その 後、図6(り)に示すように、全面にITO膜(導電 膜) 41を形成する。

【0039】続いて、図6 (c) に示すように、ITO 膜41の全てと50~70A程度のA1膜31の表層を ウエットエッチングする。このようにすることにより、 50 向上を図ることができる。

A1膜31単体の処理だけでは除去することが困難なA !購31の表層の自然酸化膜を除去することが可能とな る。次いで、図6 (d) に示すように、全面に再び!T ○膜を形成した後、パターニングして画素電極(遮明導 電膜) 37b を形成する。

19

【0040】(C)第5の実施例

図? (a)~(c)及び図8(a), (b)は第5の実 施例について示す断面図である。

【りり41】第1の実施例の図2(a)に示す開口36 に、開口36b、36cを形成したときのレジスト膜(耐エ ッチング性膜) 42をそのまま残した状態で、図? (b) に示すように、燐酸を含む溶液により、A1膜3 1の表層を20~200入程度ウエットエッチングす る。次に、図? (c)に示すように 全面にMo膜, T 1膜、Ta膜、Cr膜又はITO膜からなる導電膜43 を形成する。

【0042】次いで、図8(a)に示すように、レジス ト膜42を除去する。このとき、リフトオフによりレジ 20 スト膜42上の導電膜43のみが除去され、関口36b. 36c内に形成されていたMo膜, Ti膜, Ta膜, Cr 膜又は!TO購からなる導電膜438、430のみ残る。次 いで、図8(b)に示すように、全面に再び!TO膜を 形成した後、パターニングして画素電極37bを形成す る。このとき、開口36b、36c内のITO膜(透明導電 順) 37b は導電膜43a, 43b上に形成されるため、良好 なコンタクトが得られる。

【0043】以上のように、本発明の第3~第5の実施 例の薄膜トランジスタマトリクスの製造方法によれば、 30 最上層がA!膜31となっているTFTのソース電極33 a及び領助容量の上部電極34と!TO膜37bとを接続 する前に、A1購31の表層を除去し、或いはA1順3 1の表層を除去した後Mo膜、Ti膜、Ta膜、Cr膜 又はITO膜からなる導電機43a、43bを形成してい る。

【①①44】従って、絶縁物等のエッチング残渣や自然 酸化膿がソース電極338等の表面から除去され、或いは A1 膜31上に導電膜41を形成した後この導電膜41 及びA!膜31の表層が連続して除去され、或いは!T 40 O膜37b はコンタクト性の良い膜, Ti膜, Ta膜, C r 膜又は!T〇膜からなる導電膜43a、43bと接続され るので、 | TO購37b とソース電極33a 等の間の電気的 接続性が良くなる。

【0045】これにより、ITO膜37bとソース電極33 a 等の間の接触抵抗のはらつきを抑制し、接触抵抗を小 さく保持することができる。このため、TFTを動作さ せた場合、画素全体にわたって一様に液晶層に電圧がか かり、色調の変調や点欠陥が生じるのを防止することが できる。従って、液晶表示装置の信頼性や製造歩留りの

特闘平7-263700

【0046】なお、上記第1~第5の実施例では、透明 電極として!TO膜37a~37cを用いているが、2n〇 順を用いることもできる。この場合も、| TO購378~ 37cと同様な効果を得ることができる。また、A1膜3 1の下の高融点金属膜として下1膜30を用いている が、その他Ta膜、Mo膜等を用いてもよい。

#### [0047]

【発明の効果】以上のように、本発明の薄膜トランジス タマトリクスの製造方法においては、上部2層の製電膜 が上層から順にA!膜及び高融点金属機となっている丁 10 マトリクスの製造方法について示す断面図である。 FTのソース/ドレイン電極と!TO購とを接続する前 に、最上層のA 1 膜を除去し、下地の高融点金属膜を露 出している。

【()()48】従って、絶縁物等のエッチング残渣がソー ス電極等の表面から除去されるとともに、透明導電膜は コンタクト性の良い高融点金属膜との接続が可能とな る。また、A1膜のウエットエッチング後に、開口の側 壁の絶縁膜をサイドエッチングし、絶縁膜の関口帽を広 げて開口内の絶縁膜の側壁面と関口内のA!膜の側壁面 とを合わせているので、A 1 膜のウエットエッチングに 20 製造方法について示す断面図(その2)である。 より生じた関口内の段差が解消される。このため、関口 を被覆して形成される透明導電膜の断線の危険性が少な くなり、信頼性の向上及び製造歩留りの向上を図ること ができる。

【0049】更に、最上層がA!膜となっているTFT のソース/ドレイン電極と透明導電膜とを接続する前 に、A!膜の表層を除去し、或いはA 1膜の表層を除去 した後導電膜を形成している。従って、絶縁物等のエッ チング残渣や自然酸化膜がA!膜の表面から除去され、 政いは、透明導電膜との接触面には導電膜、例えば透明 30 29 n'a-S!層、 導電膜とコンタグト性の良いMo、Ti、Ta、Cr膜 又はITO膜が露出しているので、透明導電膜とソース /ドレイン電極の間の接触性が良くなる。

【0050】とれにより、適明導電膜とソース/ドレイ ン電極の間の接触抵抗のばらつきを抑制し、接触抵抗を 小さく保持することができる。このため、TFTを動作 させた場合、画素全体にわたって一様に液晶層に電圧が かかり、色調の変調や点欠陥が生じるのを防止すること ができる。従って、液晶表示装置の信頼性や製造歩図り の向上を図ることができる。

### 【図面の簡単な説明】

【図1】本発明の第1の実施例に係る薄膜トランジスタ マトリクスの製造方法について示す断面図(その1)で ある.

【図2】本発明の第1の実施例に係る薄膜トランジスタ

マトリクスの製造方法について示す断面図(その2)で

【図3】本発明の箕施例に係る薄膜トランジスタマトリ クスの構成について示す平面図である。

【図4】本発明の第2の実施例に係る薄膜トランジスタ マトリクスの製造方法について示す断面図である。

【図5】本発明の第3の実施例に係る藁膜トランジスタ マトリクスの製造方法について示す断面図である。

【図6】本発明の第4の実施例に係る薄膜トランジスタ

【図?】本発明の第5の実施例に係る薄膜トランジスタ マトリクスの製造方法について示す断面図(その1)で

【図8】本発明の第5の実施例に係る薄膜トランジスタ マトリクスの製造方法について示す断面図(その2)で

【図9】従来例に係る薄膜トランジスタマトリクスの製 造方法について示す断面図(その1)である。


【図10】従来例に係る薄膜トランジスタマトリクスの

#### 【符号の説明】


- 21 ガラス基板 (透明基板)、
- 22 ゲート電極、
- 23 ゲートバスライン。
- 24 ゲート端子、
- 2.5 下部電極。
- 26 ゲート絶縁膜、
- 27 a-Si層(動作半導体圏).
- 28 保護絶縁膜、
- 3 () T」膜(高融点金属膜)。
- 31 A!膜.
- 32 ドレイン端子、
- 33a ソース電極、
- 33b ドレイン電極、
- 3.4 上部電極.
- 35 シリコン窒化膜(絶縁膜)、
- 36a~36f 閉口、
- 37a ドレイン引出し電極.
- 40 37b 画素電極(!TO膜:透明導電膜)、
  - 37c ゲート引出し電極。
  - 38 ドレインバスライン...
  - 4.1 ! TO羰 (導電膜).
  - 4.2 レジスト膜(耐エッチング性膜)、
  - 4.3.43a,43b 導電膜。


(8) 特別平7-263700

[図1]





[図2]






[図10]





(10) 特闘平7-263700



(11)

特闘平7-263700

フロントページの続き

(72) 発明者 石割 秀敏

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 嶋田 裕行

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 井上 淳

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 廣田 四郎

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内